# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-266963

(43)Date of publication of application : 26.11.1986

(51)Int.CI.

GO1R 19/22 HO2M 7/21

(21)Application number: 60-109992

21.05.1985

(71)Applicant: HORIBA LTD

(72)Inventor: YADA TAKAAKI

NAKAMURA TADAO

**IMAKI TAKAO** 


## (54) RECTIFYING CIRCUIT

## (57)Abstract:

(22)Date of filing:

PURPOSE: To rectify a low frequency AC signal precisely at an extremely high speed with relatively simple constitution by providing a hold output means which holds and outputs the peak value of an input AC signal.

CONSTITUTION: An amplifier B for phase conversion receives the input AC signal V0 and generates a phase-converted AC signal V1 which is 90° out of phase with the input signal and a zero-cross comparator C detects the zero-cross timing of the phase-converted AC signal V1 from the positive side to the negative side and generates its detection signal V2. Then, a monostable multivibrator D sends out a peak value hold command signal V5 for holding the value of the current input AC signal V0 in an output holding amplifier A in response to the detection signal V2. Consequently, the output holding amplifier A holds and outputs the positive peak value of the input AC signal V0 successively.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

# @ 公 開 特 許 公 報 (A)

昭61-266963

@Int\_Cl.4

識別記号

庁内整理番号

匈公開 昭和61年(1986)11月26日

G 01 R 19/22 H 02 M 7/21 7241-2G 6650-5H

審杳讀求 未諳求 発明の数 1 (全6頁)

9発明の名称

整流回路

木

创特 昭60-109992

②出 頭 昭60(1985)5月21日

砂発 明 者 矢 田 村 隆 査 京都市南区吉祥院宮ノ東町2番地 京都市南区吉祥院宮ノ東町2番地

株式会社堀場製作所内 株式会社堀場製作所内

明 渚 中 冗発 60% 明 者 4

虫 4 雄

京都市南区吉祥院宮ノ東町2番地

株式会社堀場製作所内

砂田. 顋 人

株式会社 堀場製作所

京都市南区吉祥院宮ノ東町2番地

分份 理 弁理士 藤本 英夫

1. 発明の名称

整液回路

#### 2 特許請求の額期

- (1) 入力された交流信号のピーク値を観次ホー ルドして出力可能なホールド出力手段を設けてあ ることを特徴とする整流回路。
- (2) 前記ホールド出力手段を、前記入力交流信 号を受ける出力用ホールドアンプと、前記入力交 流信号を受けてそれよりも90度位相をずらせた 位相変換交流信号を生成する位相変換用アンプと、 その位相変換用アンプから出力された位相変換交 旌信号における少なくとも正側から負側へのゼロ クロスタイミングを検出するゼロクロスコンパレ ータと、そのゼロクロスコンパレータが前記位相 変換交流信号における正側から負側へのゼロクロ スタイミングを検出したときに、その時点におけ る前記入力交流信号の値を前配出力用ホールドア ンプにホールドさせる信号を出力する単安定マル チバイブレータとから構成することにより、前配

入力交流信号の正側のピーク値を順次ホールドし て出力するように構成してある特許請求の範囲第 (1) 頃に記載の整流回路。

- (3) 前記ホールド出力手段を、前記入力交流信 号を受ける出力用ホールドアンプと、前配入力交 流倡号を受けてそれよりも90度位相をずらせた 位相変換交流信号を生成する位相変換用アンプと、 その位相変換用アンプから出力された位相変換交 流信号における少なくとも負債から正例へのゼロ クロスタイミングを検出するゼロクロスコンパレ ータと、そのゼロクロスコンパレータが前配位相 変換交流信号における負債から正例へのゼロクロ スタイミングを検出したときに、その時点におけ る前記入力交流信号の値を前記出力用ホールドア ソプにホールドさせる信号を出力する単安定マル チパイプレータとから構成することにより、前配 入力交流信号の負側のピーク値を順次ホールドし て出力するように構成してある特許請求の範囲第 (1) 項に記載の整流回路。
- (4) 前記ホールド出力手段を、前記入力交流信

号を受けて絶対値整流する絶対値整流アンプと、 その換対値警旋アンプから出力された絶対値交流 倡号を受ける出力用ホールドアンプと、前記入力 交流信号を受けてそれよりも90度位相をずらせ た位相変換交流信号を生成する位相変換用アンプ と、その位相変換用アンプから出力された位相変 換交流信号における正側から負側および負側から 正個へのゼロクロスタイミングを検出するゼロク ロスコンパレータと、そのゼロクロスコンパレー タが前配位相変換交流信号における正衡から負側 または負債から正傷へのゼロクロスタイミングを 検出したときに、その時点における前記入力交流 **個号の値を前配出力用ホールドアンプにホールド** させる信号を出力する単安定マルチパイプレータ とから構成することにより、前記入力交流信号の 正衡および負傷のピーク値の絶対値を順次ホール ドして出力するように構成してある特許請求の範 脚節 (1) 項に記載の整流回路。

#### 3. 発明の詳細な説明

(産業上の利用分野)

欠点がある。一方、後者の手取による場合には、 高速で精度良い処理を行える反節、非常に高度な 処理が必要で、装置が複雑で高値なものになって しまう欠点がある。

本発明は、上記実情に難みてなされたものであって、その目的は、比較的簡素で安備に構成できるものでありながら、低周波交流信号を非常に高速で特度良く弦流処理可能な整流回路を提供せんとすることにある。

# (問題点を解決するための手段)

上記目的を達成するために、本発明による整塊 回路は、入力された交流信号のピーク値を順次ホ ールドして出力可能なホールド出力手段を設けて ある、という特徴を備えている。

#### (作用)

かかる特徴構成により発揮される作用は次の通 りである。

即ち、入力された交換信号のピーク値のみをホールドして出力することにより、該交換信号を直 彼信号に変換する構成であるから、その変換のた 本発明は、特に低風波の交流信号に対して高速 で応答処理する場合に好適な整流回路に関するも のである。

#### (従来の技術)

例えば永外線式ガス分析計などにおける測定信号のように、ある福の変調手段によって得られた 低周波交流信号を整流処理する場合において、従来一般に、該低周波交流信号を輸対値整流してからコンデンサ入力平滑回路で平滑することにより 直流信号に変換する、という手段が採用されている。そして、特に高速で精度良い処理が要求される場合には、該低周波交流信号をV/F変換またはA/D変換してからデジタル処理する、という手段が採用されている。

#### [発明が解決しようとする問題点]

しかしながら、前者の手段による場合には、非常に簡便で安価な構成で済むという利点がある反面、応答が極めて遅く、また、それ故に供試ガス流盪を多く必要としたり、あるいは、低機度ガス 預定時におけるS/N比が悪い、といった穏々の

めの時定数は、最小の場合で、入力された交流信 号の周波数の逆数(例えば入力交流信号が1 H 2 の場合には1 s e c )にまで高めることができ、 以て、従来のコンデンサ入力平滑回路による場合 に比べて、低周波交流信号を非常に高速に且つ精 度良く整流処理することができ、しかも、そのた めの回路構成は、後述する実施例からも明らかな ように、出力用ホールドアンプ、位相変機用アン ブ・ゼロクロスコンパレータ、単安定マルチパイ ブレータ等の組み合わせから成る比較的簡素で安 値なもので取取することができる。

#### (実施例)

以下、本発明の具体的実施例を図面に基いて説明する。

第1図のプロック回路構成図に示すように、入力端子」と出力端子2との間に、前記入力端子1から入力された交流信号 V。のピーク値を順次ホールドして出力可能なホールド出力手段 X として、前記入力交流信号 V。を受ける出力用ホールドアンプA と、その出力用ホールドアンプA に対して

並列に分岐された前記入力交流信号V。を受けて それよりも90度位相をずらせた位相表換交流信 号V、を生成する位相変換用アンプBと、その位 相変換用アンプBから出力された位相変機交流信 号 V 」 における少なくとも正衡から負傷へのゼロ クロスダイミングを検出してその検出信号V。を 発するゼロクロスコンパレータCと、そのゼロク ロスコンパレータCが前記位相変換交流信号Vi における正備から各側へのゼロクロスタイミング を輸出したときに、その聴点における前記入力交 液信号 V。 の値を前記出力用ホールドアンプAに ホールドさせるべくピーク値ホールド指令信号Vs を発する単安定マルチパイプレータDとを設ける ことにより、前記出力用ホールドアンプAにおい て、前配入力交流信号V。の正側のピーク値を順 次ホールドして出力するように、特に低周波交流 借号の整旗に好遺な整波回路を構成してある。

第2 図はその具体的回路の一例を示し、また、 第3 図はその回路における各個号のタイミングチャートを示している。

が検出信号 V 』 が L o w から H i g h へ切り替わったときにのみ、極く短時間 r 』 だけ L o w 状態となる信号 V 』 を発する第2単安定マルチバイブレータ 4 と、それら両信号 V 』 ・ が入力されたからかひとつの入力信号が L o w になる られたない でいたない が H i g h になる 出力用オアゲート 5 は、第3 国に 示すような形のピーク値ホールド 指令信号 V 』 を、 前記第1 単安定マルチバイブレータ 3 は、 速やかに 前記オアゲート 5 からホールド解除信号を出力して出力 V を 0 にするために 設けられているものである。

そして、前記出力用ホールドアンプAは、前記 単安定マルチパイプレータDからのピーク値ホールド指令信号 V。 がHigh 状態になったときに 前記入力交流信号 V。 を取り込み、その後、前記 ピーク値ホールド指令信号 V。 がLow状態を維 持している間はその値を保持して出力し続ける。 これら第2図および第3図から明らかなように、この例では、前記ゼロクロスコンパレータCは、 解配位相変換用アンプBからの位相変換交流信号 V。における正例から負例へのゼロクロスタイミ ングを検出したときにLoマからHighへ切り 特わり、前記位相変換交流信号 V。における負例 から正側へのゼロクロスタイミングを検出したと きにHighからLowへ切り替わるゼロクロス タイミング検出信号 Vaを出力するように構成さ れている。

また、自記単安定マルチパイプレータDは、前記ゼロクロスコンパレータCからのゼロクロスタイミング検出信号V。が最初にLowからHlghの対象を表し、の切り替わったときにLowからHlghの号V。が最後にからLowlighへ切り替わってから一定時間でよく人力交換信号V。の周期でよりも若干長い時間)が経過したときにHighからし。wの切り替わる信号V。を発する第1単安にマルチパイプレータ3と、前記ゼロクロスタイミンルチパイプレータ3と、前記ゼロクロスタイミン

その結果、その出力用ホールドアンプAからは、第3関に示すように、入力交流信号V。の正側のピーク値P1、Pi …が順次ホールドされて出力されることになる。

なお、上配実施例においては、入力交流信号 V。の正側のピーク値 P i. P i … を順次ホールドして出力するように構成したものを示したが、例えば、前配単安定マルチパイブレータ D における第 2 単安定マルチパイブレータ 4 の入力線の極性を入れ換えることによって、入力交流信号 V o の負側のピーク値 P i … を順次ホールドして出力するように構成してもよい。

第4回ないし第6回は別の実施例を示している。 即ち、第4回のブロック回路構成図に示すよう に、入力増子1と出力用ホールドアンプ人の間に 入力交換信号 V。を受けて絶対値交流信号 V。 に変換する絶対値整流アンプを介装すると共に、 単安定マルチバイブレータ Dを、ゼロクロスコン パレータ C が位相変換交流信号 V。における正側 から食倒へのゼロクロスタイミング絵出したとき、 および、負債から正備へのゼロクロスタイミングを検出したときの何れの場合にも、その時点における前配路対値交流信号 V。 を前配出力用ホールドアンプAにホールドさせるべくピーク値ホールド指令信号 V。 を発するように構成し、以て、前配出力用ホールドアンプAにおいて、前配入力交流信号 V。の正側および負側のピーク値の批対値を順次ホールドして出力するように構成したものである。その他の構成は前記第1 関のものと同様である。

この場合、第5図の具体的回路および第6図のタイミングチャートから明らかなように、解記早安定マルチパイプレータDには、第2単安定マルチパイプレータもとは逆に、ゼロクロスコンパレータCからのゼロクロスタイミング検出信号V。がHighからLowへ切り替わったときにのみ、振く短時間で。だけしow状態となる信号を発する第3単安定マルチパイプレータもに対して並列に付加されており、従って、それら第2単安定マルチパ

することができる。

## (発明の効果)

以上評述したところから明らかなように、本発明に係る整徳回路は、入力された交流信号のピーク値のみをホールドして出力することに構成して決策を直流信号に変換するように構成しる場合に変換のための時定数は、最小の場合には1ヵccりに、大力交流信号の場合には1ヵccりにを表現のであることができるものでありながら、たとえに目のを変流処理することができる、という優れた効果を発揮し得るものである。

# 4. 國面の簡単な説明

図面は本発明に係る整弦回路の具体的実施例を示し、第1図はブロック回路構成図、第2図は具体的回路構成図、第3図はそのタイミングチャート、第4図は別実施例のブロック回路構成図、第5図はその具体的回路構成図、そして、第6図は


イブレータもおよび第3単安定マルチパイブレータ6からオアゲート5への出力 V。. V・ は第6 図に示すような形となり、そして、オアゲート5 は、第6図に示すような形のピーク値ホールド指令信号 V』を、前配出力用ホールドアンプ Aへ発信する。


すると、前配出力用ホールドアンプAは、前配単安定マルチパイブレータ Dからのピーク値ホールド指令信号 V。がHigh が旅になったときに前配路対値交流信号 V。を取り込み、その後、前配ピーク値ホールド指令信号 V。がLow状態を維持している間はその値を保持して出力し続ける。その結果、その出力用ホールドアンプAからは、第6回に示すように、入力交流信号 V。の正側および負債のピーク値 Pi, Pi'. Pi, Pi'…の他対値が順次ホールドされて出力されることになる。その他の構成は前記第2回および第3回における場合と同様である。

なお、この実施例に係る整流回路によれば、前 配第1実施例のものに比べて、応答速度を2倍に


そのタイミングチャートである.


A……出力用ホールドアンプ、B………位相 変換用アンプ、C………ゼロクロスコンパレータ、 D………単安定マルチパイプレータ、B………地 対値整波アンプ、V。………人力交流信号、V。 ……位相変換交流信号、P。P』(P』', P』') ………ピーク値、X………ホールド出力手段。





# 特開昭61-266963(6)





# 特許法第17条の2の規定による補正の掲載

109992 号 (特開 昭 昭和 60 年特許顯第 61-266963 号, 昭和 61 年 11 月 26 日 発行 公開特許公報 61-2670 号掲載) につ いては特許法第17条の2の規定による補正があっ たので下記のとおり掲載する。 6 (1)

Int.C1.	識別記号	庁内整理番号
GOIR 19/22 HO2M 7/21	·	7 2 4 1 - 2 G 6 6 5 0 - 5 H

税机正普

昭 和 6 2 年 3 月 1 6 日

- 2 発明の名称
- 補正をする者

〒534 大阪市移島区片町2丁目2番40ラ 大 15 ビル 5 階 (7427) 介理士 脳 本 英 犬ご 電路(08)352ー5169

- 補正命令の日付
- 補正により増加する発明の数



8. 補正の内容 本題の財御図面中、第2図、第5図 を別紙の通り訂正する。

第 2 図

第 5 図

